PATENT ABSTRACTS OF JAPAN

#4

(11)Publication number:

61-150061

(43)Date of publication of application: 08.07.1986

(51)Int.CI.

G06F 15/16

(21)Application number: 59-275665

(71)Applicant: PANAFACOM LTD

(22)Date of filing:


25.12.1984

(72)Inventor: SHIMIZU YASUO

(54) PROCESSOR LINKING SYSTEM

(57)Abstract:

PURPOSE: To receive securely an answer from a subprocessor by stopping the action of a main processor irrespective of software when the answer necessary for the main processor is not outputted. CONSTITUTION: When the main processor 1 asks the subprocessor 2 to process data, the main processor 1 confirms that the subprocessor 2 is not operating. Then the main processor 1 sets the address of an area where a parameter necessary for the subprocessor 2 is stored, and the subprocessor 2 is activated. When it is activated, it reads contents of a control register, set a busy flag to a state indicating register, executes the asked work and sets a signal on an interrupting signal line 17 to '1'. If the main processor 1 accesses addresses KKKKWLLLL while the subprocessor 2 is processing, the subprocessor 2 sets a signal on a main processor stop control line 17 to '1' to stop the action of the main processor.





LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

BEST AVAILABLE CUPY

個日本国特許庁(JP)

10 特許出願公開

[®]公開特許公報(A)

昭61-150061

⑤Int.Cl.⁴
G 06 F 15/16

識別記号

厅内整理番号 L-6619-5B

母公開 昭和61年(1986)7月8日

零査請求 未請求 発明の数 1 (全4頁)

❷発明の名称

プロセンサ結合方式

②特 期 昭59-275666

國出 顾 昭59(1984)12月25日

砂角 明 者

青水 废始

大和市際見西4丁目2番49号 パナフアコム株式会社内 大和市際見西4丁目2番49号

⑩出 願 人 パナフアコム株式会社 ⑫代 遠 人 弁理士 京谷 四郎

1. 強明の名称

プロセッサ結合方式

2. 特許損求の証期

・複数のプロセッサと、これら複数のプロセッサを接続する単一パスとを具備する倫神処理システムにおいて、サブプロセッサが処理を行っている最中にメイン・プロセッサが所定のアドレス領域をアクセスすると上記メイン・プロセッサを停止させる平段を設けたことを特徴とするプロセッサ結合方式。

3. 発明の評価な説明

「農業上の利用分野」

本発明は、単一パスに接続された複数のプロセッサを具備する情報処理システムにおいて、サブプロセッサが動作中にメイン・プロセッサが所定のアドレス領域にアクセスすると、サブプロセッ

サがメイン・プロセッサを停止させるようにした プロセッサ結合方式に関するものである。

(従来技術と問題点)

従来のプロセッサ柏合方式には、共有メモリを 使用した複合方式と、サブプロセッチを1つの1 ノロ染運と見像した方式とがある。共有メモリ方 式はマイクロプロセッサのような小型で安価なシ スチムにはコスト軍及びソフトウェアのオーバへ ッドが大きいという面で問題がある。後者の【ノ O結合方式では、サスプロセッチがメイン・プロ セッサから依頼された処理を終了すると、サブブ ロセッサは割込みで以て処理終了をメイン・アロ セッサに退知し、この選知を受け取るとメイン・ プロセッサは削削レジスタを参照して処理結果を 抗み取るが、サブプロセッサの処理が終了しない のにメイン・プロセッサは制御レジスタを参照し て処理結果の読み取りを行おうとすることがある。 このような事態が発生すると、メイン・プロセッ ゲは正しい答を得ることが出来なくなる。

(発明の目的)

转開昭61-150061(2)

本急明は、上記の母菜に基づくものであって、 メイン・プロセッサの処理に必要な答が出力され ていない場合にはメイン・プロセッサの動作をソ フトウェアが関知せずに停止出来るようになった プロセッサ結合方式を提供することを目的として いる。

(目的を追放するための手段)

そしてそのため本発明のプロセッサ結合方式は、 複数のプロセッサと、これら複数のプロセッサを 接続する単一バスとを具備する情報処理システム において、サブブロセッサが処理を行っている最 中にメイン・プロセッサが所定のアドレス領域を アクセスすると、上記メイン・プロセッサを停止 させる手段を設けたことを特徴としている。

(発明の実施例)

以下、本発明を図面を参照しつつ説明する。 第1回は本発明の1実施例のブロック図、第2回はメモリ・マップと制御レンスタの辞稿を示す図である。図において、1はメイン・プロセッサ、2はサブプロセッサ、3はインタラブト・コントロ

回路 5 は、メイン・プロセッサ1 及びサブプロセ ッサ2に対してクロックを供給するものである。 プドレス・ベス送受信回路 6 は、アドレス・デュ タ・パス12上のアドレスをアドレス・パスしる に伝えるとともに、アドレス・パス13上のアド レスをアドレス・データ・パス12に伝えるもの である。データ送受信閲略では、アドレス・デー タ・パス12上のデータをデータ・パス16に伝 えると共に、アータ・パス14上のデータをアド レス・データ・パス18に伝えるものである。R AMBは、作業領域やパッファ等として使用され るものである。ROM9には、各種のプログラム が指納される。制御レジスタ10は、男2図に示 すように、状腹裏示レジスタ、命令レジスタ、ソ ースレジスタ、ディスティネーション・レジスタ 券から構成されている。阿閦信号線15は、例え ばメイン・プロセッサ 1 がサブプロセッサ 2 を起 戯するために使用される。サブプロセッサ2は、 メイン・プロセッサでから依頼された処理が完了 すると、斜込信号號17の信号をオンする。第2

図でアドレスKKKK~LLLLはメイン・プロセッサ1のメモリ・マップ上に割当てられたアドレス、ロロロロ~mmmはサブブロセッサ2からアクセス可能なアドレスを示している。

メイン・プロセッサーはサブプロセッサ2に処 題(例えば浮動小数点演算)を依頼するとき、伏 **職表示レジスタの内容を調べサブプロセッサ 2 が** 動作中でない(ビジィでない)ことを確認した後、 ソースレジスタにサブプロセッサ2が処理を行う ために必要なパラノータが指摘されている領域の プドレスをセットし、ディスティネーション・レ ジスタに処理宿果を格納する領域のアドレスをセ ットし、しかる後に命令レジスタに処理の内容を 承すコードモセットし、サブプロセッサ2を屈仰 する。サブプロセッサ2は、起動されると、何彼 レジスタの内容を読み込み、状態表示レジスタに ピジィのフラグを立て、依頼された処理を実行し、 処理結果をディスティネーション・レジスタで指 定れた領域に書き込んだ後に、耐込信号級17上 の信号をオンする。

转開昭61-150061(3)

系の何れであっても良い。

(発明の効果)

以上の説明から明らかなように、本発明によれば、ソフトウェアに関係なくサブプロセッサとメインプロセッサの同期を取ることが出来、これによりメイン・プロセッサはサブプロセッサからの答を確実に受け取ることが出来る。

4. 図面の簡単な説明

第1回は本発明の1実施例のプロック図、第2 図はメモリ・マップと制御レジスタの詳細を示す 図でる。

1 … メイン・プロセッサ、2 … タブプロセッサ、3 ーインタラブト・コントローラ、4 … パス・コントローラ、6 … クロック発生回路、6 … アドレス・パス送受信回路、7 … データ・バス送受信回路、7 … RAM、9 ーROM、10 … 削値レジスク、11 … パス・インタフェース、12 ーアドレス・パス、13 ーアドレス・パス、14 … データ・パス、15 … 同期信号値、16 … クロ


サブプロセッサ2が処理を実行している仮中、 即ちピジィのときにメインプロセッサ1がアドレ スドドドペーしししをアクセスすると、サブブ ロセッサ2はメイン・プロセッサ停止制御級18 上の信号をオンとする。制御線18の信号は、ア ドレス・データ・バス12上のアドレスがKKK K~LLLLの時にオンを出力するデコーダの出 力信号と、サブプロセッチ2のビジィ信号との論 瑶根を吹ることにより得られる。 このメイン・プ ロセッサ停止制御線18はメイン・プロセッサし のHALT端子に接続されている。その後、サブ プロセッサ 2 はメイン・プロセッサ停止制御線 1 8上の信号をオフし、割込信号線17上の信号を オンする。プロセッサの中にはHALTは号(別 伽緋18の信号)がオフでも割込みを受付け得る ものがあるので、HALT信号をオフセデにメイ ン・プロセッサ1に割込みをかけることも可能で ある.上記の説明では、サブプロセッサが1個で あったが、勿論複数であっても良い。また、プロ セッサは8ピット系、15ピット系、32ピット


ロソ超L 刈め所用権でノクー

ック級、17一割込信号號、18〜メイン・プロ セッサ倅止制御線、19〜外部接続パス。

> 符許出版人 パナファコム株式会社 代理人弁理士 京 谷 四 扉

特開昭61-150061(4)





2004年10月27日 10円27分

昭 63. 12. 2 张行

特許法第17条の2の規定による補正の掲載

昭和 59 年特許願第 215685 号 (特開 昭 61-150081 号。昭和 81 年 7 月 8 日 発行 公開特許公報 81-1501 号掲載)につ いては特許法第17条の2の規定による補正があったので下記のとおり掲載する。 ())

Int.Cl.	多据限網	广内整理番号
G067 15/10		1-6745-5B
		·
	j .	
	}	
•	1 1	•

手械报正音

昭和63年08月1日

特件序具官 宙 田 文 段 (特許庁等委官 政)

- 1. 事件の表示 昭和59年特許願第275685号
- 2、発明の名称 プロセッサは合方式
- 3、福正をする者

事件との関係 特許出版人

石川県河北郡中ノ気町宇宇野気ス98番途の 2 住 旂 名称 韓式会社 ピーエフユー

代表者 長 倉 信 彦

4. 代 逗 人

住 厉 東京都常川区西日暮風4丁目17番1号

佐原マンション3FB

(8089)弁理士 京 谷 四 5.推正により増加する発明の数

- なし
- 6. 捕正の対象 図面(第2図)
- 7. 補正の内容 別低のとおり

